Master SPI: interrupt e Timer2

Tutorial → PIC18 in C → SPI → Master SPI: interruzioni e Timer2 (MSSP)

MAX146 e PIC18F25K20

In questa pagina continua l'analisi del modulo MSSP in modalità Master SPI del PIC18. In particolare è descritto come utilizzare le interruzioni e come rendere più flessibile la scelta della frequenza del clock SPI. Per proseguire è utile conoscere quanto descritto in PIC18 come master SPI.

Il circuito utilizzato è stato realizzato su breadboard con un PIC18F25K20 ed un ADC a 12 bit MAX 146; è descritto in questa pagina e mostrato nella fotografia di apertura.

In questa pagina non è spiegato cosa è e come si usa il bus SPI. Se serve, qui trovate qualche informazione.

Usare le interruzioni con il modulo MSSP

Osservando il codice che utilizza il modulo hardware MSSP descritto in questa pagina, si nota la presenza di codice "bloccante", cioè di un loop di attesa del termine di una operazione di una periferica, nel caso specifico la trasmissione di un byte da parte del modulo MSSP:

while (!SSPSTATbits.BF); // SSPBUF is empty?

L'aspetto negativo è, da una parte, la perdita di tempo attendendo il completamento di un'operazione hardware, dall'altra l'impossibilità di eseguire altro codice "contemporaneamente".

Nel caso specifico del bus SPI in configurazione master, questo problema potrebbe essere relativamente marginale in quanto il tempo necessario alla trasmissione di un byte è:

breve rispetto al tempo di esecuzione del codice, soprattutto se viene utilizzato un clock SPI a frequenza elevata
rigorosamente costante e prevedibile, come visto per esempio nei diagrammi temporali presentati in questa pagina.

Nel caso di SPI Master le soluzioni che utilizzano le interruzioni hanno quindi spesso solo di interesse "accademico" in quanto in genere l'overhead dovuto alle interrupt è tale da rendere trascurabili se non nulli i vantaggi. Ma in determinati contesti potrebbe essere utile utilizzare questa tecnica:

clock SPI particolarmente lento, tipicamente inferiore a 100 kHz
trasferimenti di quantità significativa di dati, tipicamente almeno tre o quattro byte con una sola attivazione dello Slave Select

A fondo pagina il codice di esempio, dove è mostrato lo scambio di un blocco di 17 byte tra un PIC18 e l'ADC MAX146. Per la comprensione del funzionamento di MAX146 secondo la modalità qui utilizzata, si legga quanto presentato in questa pagina.

Le particolarità del codice sono relative alle impostazioni delle interruzioni, peraltro assolutamente convenzionali:

Occorre abilitare MSSP alla generazione di una interruzione al completamento della ricezione/trasmissione di un byte
PIE1bits.SSPIE = 1; // Enable interrupt from MSSP
IPR1bits.SSPIP = 1; // MSSP Interrupt Priority set to high
PIR1bits.SSPIF = 0; // Clear interrupt status to avoid automatic interrupt ad "boot time"
Occorre quindi trasmettere il primo byte, dopo aver abilitato lo Slave Select
SS1 = 0; // Enable Slave Select (ADC)
SSPBUF = tx[0]; // Send first byte to SPI

La ISR viene invocata quando la trasmissione di un byte termina. Le operazioni che deve effettuare:

Leggere il byte ricevuto
rx[buffer_pointer] = SSPBUF; // Get data from SPI and store in RX buffer
Trasmettere un nuovo byte
SSPBUF = tx[buffer_pointer]; // Write next data from TX buffer

Queste operazioni devono essere svolte fino alla trasmissione dell'intero buffer di trasmissione, 17 volte in questo esempio.

Il diagramma temporale corrispondente:

Dall'alto:

In giallo l'attività di PORTB, pin 2, causata all'intermo del loop infinito presente al termine del main(); questa attività appare nel diagramma temporale come un rettangolo colorato. Durante l'esecuzione della ISR oppure lo switching di contesto questa attività cessa ed il pin assume, causalmente, un valore alto oppure basso
In rosso Slave Select, attivato alla trasmissione del primo byte e disattivato dopo la trasmissione dell'ultimo byte
In verde il clock SPI, con frequenza pari a 1 MHz
In blu il MOSI che alterna un comando di lettura ed un byte nullo (tranne in coda, dove i byte nulli sono due)
In ocra il MISO. Tranne il primo byte (sempre nullo) è presente la sequenza di 8 valori (16 bit ciascuno, dei quali 4 non significativi)

Osservazioni

La trasmissione/ricezione di un byte impiega 8 µs, tempo rigorosamente imposto dall'hardware che ha clock pari a 1 MHz
Tra la trasmissione/ricezione di un byte e del successivo rimane un intervallo di poco più di 4 µs, utilizzato dal processore per gestire lo switching di contesto ed il trasferimento dal byte dal registro dellìMSSP alla memoria e viceversa
Durante la trasmissione SPI, circa il 50% della potenza del processore è utilizzata per l'esecuzione del main(), il resto per lo switching di contesto e l'esecuzione della ISR
Il tempo complessivo per trasmettere/ricevere 17 byte è circa 200 µs, pari ad un throughput di circa 680 kbit/s full-duplex.

La situazione mostrata può essere considerata prossima al limite massimo per l'uso di SPI interrupt-driven: infatti un aumento della frequenza del bus SPI (o una diminuzione del clock del processore) ridurrebbe ulteriormente il tempo disponibile all'esecuzione del codice al di fuori della ISR, rendendo di fatto non praticabile questa scelta. In definitiva: si tratta di una limitazione architetturale di questa versione del PIC18. Osservazione 1.

Un altro esempio

A fondo pagina è presente un esempio che può essere considerato lo scheletro generico del codice lato Master per scambiare un frame di lunghezza fissa con uno Slave. Il frame ha contenuto qualsiasi (anche se nell'esempio è la stringa "MASTER 4 #", dove 4 è una cifra comprese tra 0 e 9, incrementata ad ogni trasmissione). Questo codice è quello utilizzato con l'omologo programma slave.

L'analisi del codice è lasciata come esercizio.

MSSP e Timer2

La scelta del clock SPI è rigidamente legata a quella del processore attraverso un divisore a tre soli livelli (/4, /16 e /64). A volte questa scelta è oltremodo limitante. Per esempio il bus SPI di MAX 146 permette di arrivare fino a 2 MHz rendendo non solo più rapido il trasferimento dei dati, ma anche la conversione AD.

Il secondo codice che trovate a fondo pagina permette di scegliere con maggiore "elasticità" la frequenza di SPI, utilizzando l'uscita di Timer2 come sorgente di clock SPI. La modalità di funzionamento di MAX 146, come nel precedente esempio, è identica a quanto qui descritto.

Le particolarità del codice sono relative alla scelta delle impostazioni di Timer2 per generare la frequenza desiderata (2 MHz, in questo caso):

Timer2 viene utilizzato senza pre- e post-scaler, come contatore modulo 4 (da 0 a 3):
T2CONbits.T2OUTPS = 0; // 1:1 Postscale
T2CONbits.T2CKPS = 0; // 1:1 Prescaler
PR2 = TIMER2_VALUE; // Timer2 Period Register (64 MHz / 4 / 4 -> 4 MHz) - TIMER2_VALUE = 3
T2CONbits.TMR2ON = 1; // Timer2 is on
Infine è necessario associare questa sorgente di clock al modulo MSSP:
SSPCON1bits.SSPM = 0b0011; // SPI Master mode, clock = TMR2 output/2 ( -> 2 MHz)

L'unica avvertenza è relativa al numero di divisori che riducono il clock del processore, ben tre:

Prima di Timer2 è presente un divisore fisso per 4
Timer2 viene, in questo caso, usato come divisore per 4
MSSP integra un divisore fisso per 2

Quindi complessivamente, in questo esempio: 64 MHz / 4 / 4 / 2 = 2 MHz.

Il diagramma temporale corrispondente:

Dall'alto:

In rosso Slave Select, attivato alla trasmissione del primo byte e disattivato dopo la trasmissione del 17 byte
In verde il clock SPI, con frequenza pari a 2 MHz
In blu il MOSI che alterna un comando di lettura ed un byte nullo (tranne in coda, dove i byte nulli sono due)
In ocra il MISO. Tranne il primo byte (sempre nullo) è presente la sequenza di 8 valori (16 bit ciascuno, dei quali 4 non significativi)

Osservazioni

La trasmissione/ricezione di un byte impiega 4 µs, tempo rigorosamente imposto dall'hardware
Tra la trasmissione/ricezione di un byte e del successivo rimane un intervallo di circa 2 µs, utilizzato dal processore per leggere il byte ricevuto e scrivere il nuovo
Il tempo complessivo per trasmettere/ricevere 17 byte è circa 85 µs, pari ad un throughput di circa 1,6 Mbit/s full-duplex.

Eventuali aumenti della frequenza del clock SPI, fino a 16 MHz, renderebbe il throughput maggiore, anche se non proporzionalmente: il tempo utilizzato per le elaborazioni software rimarrebbe infatti invariato.

Codice sorgente

Approfondimenti

Si confrontino le tre modalità usate per collegare il MAX 146 al PIC18 (due descritte in questa pagina ed una nella pagina precedente) e quella usata con il Raspberry Pi, individuando i motivi che, per determinati aspetti, portano a migliori prestazioni dell'uno o dell'altro. Tra gli aspetti da considerare la presenza di un buffer FIFO hardware, la latenza dovuta al sistema operativo e all'uso delle interruzioni.

Esercizi

Esaminare il codice del secondo esempio e disegnare il diagramma temporale bus SPI corrispondente

Osservazioni

Il codice della ISR potrebbe ovviamente essere ottimizzato... Un test effettuato con la versione PRO del compilatore ha dato un miglioramento assolutamente marginale

Data di creazione di questa pagina: luglio 2015
Ultima modifica: 27 dicembre 2015