In questa pagina verrà mostrato come i tempo di propagazione delle porte logiche possono avere effetti imprevisti e spesso indesiderati sul funzionamento di un circuito combinatorio; questo comportamento è indicato con il temine latino alea (nota 1).
Consideriamo il seguente circuito disegnato con Deeds; si tratta di un semplice inverter:
L'ingresso è costituito da un clock, cioè un segnale che si ripete sempre uguale a se stesso, alternano un tempo in cui ha valore alto (TON) ad un tempo in cui ha valore basso (TOFF). Viene indicato con il termine periodo (T) la somma di questi due tempi: T = TON + TOFF. Ovviamente si misura in secondi (s), spesso usando i suoi sottomultipli.
La frequenza (f) è l'inverso del periodo: f = 1 / T e si misura in hertz (Hz), spesso usando i suoi multipli.
Se TON = TOFF il segnale viene chiamato onda quadra.
Si definisce Duty Cycle (in italiano, meno usato: ciclo utile) il rapporto DC = TON / T, sempre compreso tra 0 e 1; esso è un numero puro. Spesso è espresso come percentuale ( DC% = TON / T · 100 ). Per l'onda quadra il DC% è pari al 50%.
Se si utilizza Deeds, durante la simulazione interattiva è possibile impostare la frequenza del clock, tenendo conto che anche soli pochi hertz sono difficilmente percepibili dal nostro occhio.
In genere quando si utilizzano clock è preferibile visualizzare i diagrammi temporali. In particolare sono utili gli strumenti Cursors, (a volte indicati come rulers oppure, in italiano, cursori) evidenziati in figura dal bollo rosso, e Magnifier (lente di ingrandimento), evidenziati dai bolli verdi.
Tre quesiti relativi al grafico mostrato:
Una domanda apparentemente semplice: quanto vale l'uscita Q nel seguente circuito?
Simulando il circuito nella modalità Timing Diagram si nota una strano comportamento:
Descrivere questo comportamento ed individuare la causa.
Questo comportamento è chiamato alea statica; può essere descritto come presenza di una breve transizione LOW → HIGH → LOW (o viceversa) quando, in base alla tabella di verità, l'uscita non dovrebbe cambiare. A volte tale evento è indicato come spike, glitch o uno spurio (oppure zero spurio).
In genere la soluzione di questo porta ad un aumento della complessità del circuito. In alternativa possiamo ignorare il problema e, dopo il cambiamento di uno degli ingressi attendere un po' di tempo prima di leggere l'uscita.
Nella pagina www.digitalelectronicsdeeds...labtopics è presente l'esercizio Analysis and elimination of static hazards. L'analisi può essere fatta facilmente, il metodo suggerito per l'eliminazione non è qui descritto, ma con un po' di intuito...
In base alla tabella di verità, il seguente circuito dovrebbe comportarsi come un un inverter. Verificarlo.
Di seguito un dettaglio del diagramma temporale:
Questo comportamento è chiamato alea dinamica è può essere descritto come presenza di più transizioni da uno a zero e viceversa quando, in base alla tabella di verità, ce ne dovrebbe essere una sola.
In genere la sua soluzione porta ad un aumento della complessità del circuito e richiede l'eliminazione preventiva delle alee statiche. In alternativa possiamo ignorare il problema e, dopo il cambiamento di uno degli ingressi attendere un po' di tempo prima di leggere l'uscita.
Comrade King - Six dice - CC BY 2.0
Pagina creata nel novembre 2020
Ultima modifica: 29 marzo 2025
Appunti scolastici - Versione 0.1031 - Marzo 2025
Copyright 2012-2025, Vincenzo Villa (https://www.vincenzov.net)
Creative Commons | Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)
